姓名：蔡懿慈
职称：教授
教育背景
工学学士 (半导体物理与器件), 清华大学, 中国, 1983;
工学硕士 (计算机应用), 清华大学, 中国, 1986;
工学博士 (计算机应用), 中国科学技术大学, 中国, 2007.
学术兼职
清华大学计算机系软件与理论研究所: 所长 (2008-);
清华大学计算机系分学术委员会: 委员 (2008-);
Integration, VLSI of Journal: 编委 (2009-2011);
《半导体学报》: 编委 (2009-2011).
研究领域
集成电路计算机辅助设计软件，算法及软件系统
研究概况
我的主要研究兴趣为微电子与计算机交叉领域中的IC设计优化算法与大规模数值计算分析，已经从事EDA领域研究工作20多年。近年来，伴随着Moore定律的发展，我对IC设计中的互连线时延和噪声分析优化、大规模IC供电网络并行分析、低功耗物理设计优化、以及纳米工艺下面向可制造性（DFM）设计优化等一些国际前沿性问题进行了深入的研究。先后参加或主持了国家“核高基”科技重大专项、973、863、国家自然科学基金重大国际合作、国家自然科学基金等多项国际科研或合作项目。 主要工作分为以下三方面：
1. 对IC片上供电网络的分析和优化进行了系统和深入的研究：提出了基于GPU的P/G网络并行分析快速泊松方法，获得DAC 2009最佳论文提名奖，这是大陆学者首次获得该项荣誉；提出了基于三维模型的大规模P/G网络快速分析方法，成果发表在国际IC物理设计年会ISPD 2006及国际期刊Trans. On CAD上；提出了Dcap电容优化与布局结合等一系列P/G网络优化方法，成果发表在国际会议ICCAD 2009及国际期刊Trans. On CAS-II国际期刊上。
2. 对IC低功耗与时序物理设计优化进行了研究：提出了性能驱动的功耗关断物理优化方法，获得以功耗优化为主题的国际年会SGLVLSI 2008最佳论文奖，这是大陆学者首次获得该项荣誉；提出了基于电压岛多供电功耗优化方法、时钟关断功耗优化方法等，成果发表在国际IC物理设计年会ISPD 2008及国际期刊Trans. On VLSI上。
3. 对纳米工艺下工艺参数变化及可制造性（DFM）问题进行深入研究：与Synopsys合作提出了基于区域模型匹配的OPC热点探测方法，获得ICCAD 2006最佳论文提名奖；提出了一系列面向DFM的布线和优化算法，成果发表在国际会议及Trans. On VLSI等国际期刊上。
研究课题
国家“核高基”科技重大专项: 先进EDA工具平台开发 (2008-2010);
国家自然科学基金海外青年合作: 考虑工艺参数变化的IC设计优化理论与关键技术 (2009-2010);
国家自然科学基金: 极大规模集成电路片上供电网络仿真及优化 (2008-2010);
国家自然科学基金: 纳米工艺下集成电路自动布线算法研究 (2010-2012).
奖励与荣誉
教育部科技进步二等奖——超大规模集成电路物理级优化和验证问题基础研究 (2006);
DAC 2009: 最佳论文提名奖 (2009);
ICCAD2006: 最佳论文提名奖 (2006);
GLVLSI 2008: 最佳论文奖 (2008);
清华大学: 教学优秀奖 (2000).
