姓名：周强
职称：研究员
教育背景
工学学士 (计算机科学与技术), 中国科学技术大学, 中国, 1983;
工学硕士 (计算机科学与技术), 清华大学, 中国, 1986;
工学博士 (控制理论与控制科学), 中国矿业大学（北京）, 中国, 2002.
社会兼职
中国计算机学会计算机辅助设计与图形学专业委员会: 副主任 (2011-)
全国第16届计算机辅助设计与图形学学术会议: 程序委员会主席 (2010);
IEEE International Conference on Field-Programmable Technology 2010: 程序委员会主席 (2010).
研究领域
电子设计自动化, 布图理论与算法
计算机软件与系统
研究概况
三维IC芯片设计从面积、线长、热的角度，对三维芯片物理设计优化理论与方法进行研究，是延续摩尔定律的新兴研究领域。在三维IC布图规划和布局方向上，我的课题组与Intel公司合作，开展相关算法研究，提出了旨在降低算法复杂度的划分策略、热优化算法、热通孔分配算法；我们开发的工具系统交付Intel公司，受到Intel公司好评，就此发表的论文被2005年IEEE ASICON国际会议评为最佳论文；此外，我们还与美国西北大学合作，首次提出了三维解析式布局算法策略。
在多目标极大规模布局算法的方向，我的课题组结合纳米及超深亚微米工艺IC设计需要，对极大规模、混合模式、旨在解决设计收敛的多目标布局算法进行研究。我们与Intel公司合作提出了大规模混合模式布局优化算法，解决了大模块和标准单元同时安置的难题；我们开发的面向混合模式的布局工具交付Intel公司，被对方评价为“世界一流水平”；我们提出的面向时钟节点规划的布局算法，从设计方法学上解决了时钟设计与布局的融合问题。
在互连线规划与优化方向，低功耗、低热耗和低成品率是目前纳米IC发展的瓶颈。我的课题组早在2004年对该方向进行了深入研究，目前处于国际前沿水平。我们提出了时延、功耗及热的多目标物理优化算法，解决了低功耗的物理设计问题，是国际上较早开展低功耗物理优化算法的团队之一，成果获得ACM GLVLSI 2008国际会议最佳论文奖；我们提出了时钟和电源/地线网络快速分析算法，解决了大规模互连网络分析速度和精度的难题；我们与Intel公司合作，完成封装与P/G协同分析的前瞻性研究课题；此外，我们还与Synopsys公司合作，提出了成品率驱动的布线算法，解决了物理设计阶段与IC制造结合的难题，也是国际上较早开展提高成品率的物理优化算法的团队之一，成果获得ICCAD会议最佳论文提名奖。在可编程、可重构SOC关键技术方向，我们结合国内在SOC和FPGA设计方面的需要，对其关键技术和优化算法进行研究。在国家自然科学基金重点项目资助下，我们提出了可重构MPGA结构以及针对FPGA的布局、布线算法。我们还受邀主办2010年IEEE FPT国际会议，这是该会议首次在中国大陆召开。
奖励与荣誉
北京市科学技术二等奖——超深亚微米SOC物理级CAD关键技术及其应用 (2007).
